ZILOG
PRELIMINARY
Z89C00
16-BIT DIGITAL SIGNAL PROCESSOR
D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 1st Word
xxxx
Condition Codes
0 0 0 0 TRUE
0 0 0 1 ----
0 0 1 0 UO0=0
0 0 1 1 UO1=0
0 1 0 0 C=0
0 1 0 1 Z=0
0 1 1 0 OV=0
0 1 1 1 N=0
1xxx ----
0 0 0 0 TRUE
0001 ----
0 0 1 0 UO0=1
0 0 1 1 UO1=1
0 1 0 0 C=1
0 1 0 1 Z=1
0 1 1 0 OV=1
0 1 1 1 N=1
1xxx ----
Condition
0 = Negative
Condition
1 = Positive Condition
Opcode
0100110
Branch
0 1 0 0 1 0 0 Call
D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 2nd Word
Branch Address
Figure 12. Branching Format
D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
xx10
xx11
x1x0
x1x1
1xx0
1xx1
Reset C flag
Set C flag
Reset IE Flag
(Interrupt enable)
Set IE Flag
Reset OP Flag
(Overflow protection)
Set OP Flag
xxxx
Opcode
1 0 0 1 0 1 0 Mod
Figure 13. Flag Modification Format
DC 4083-00
13