SN74LS174MEL データシートの表示（PDF） - ON Semiconductor

部品番号

コンポーネント説明

メーカー

SN74LS174MEL

Hex D Flip-Flop

ON Semiconductor 

SN74LS174

CONNECTION DIAGRAM DIP (TOP VIEW)

VCC Q5 D5 D4 Q4 D3 Q3 CP

16 15 14 13 12 11 10 9

NOTE:

The Flatpak version has the same

pinouts (Connection Diagram) as

the Dual In-Line Package.

123

MR Q0 D0

4 56

D1 Q1 D2

78

Q2 GND

PIN NAMES

D0 – D5

CP

MR

Q0 – Q5

Data Inputs

Clock (Active HIGH Going Edge) Input

Master Reset (Active LOW) Input

Outputs

NOTES:

a) 1 TTL Unit Load (U.L.) = 40 mA HIGH/1.6 mA LOW.

LOADING (Note a)

HIGH

LOW

0.5 U.L.

0.5 U.L.

0.5 U.L.

10 U.L.

0.25 U.L.

0.25 U.L.

0.25 U.L.

5 U.L.

LOGIC SYMBOL

3 4 6 11 13 14

D0 D1 D2 D3 D4 D5

9

CP

1

MR

Q0 Q1 Q2 Q3 Q4 Q5

2 5 7 10 12 15

VCC = PIN 16

GND = PIN 8

LOGIC DIAGRAM

MR CP D5

D4

D3

D2

D1

D0

1 9 14

13

11

6

4

3

DQ

CPCD

15

Q5

DQ

CPCD

DQ

CPCD

DQ

CPCD

12

10

7

Q4

Q3

Q2

VCC = PIN 16

GND = PIN 8

= PIN NUMBERS

DQ

CPCD

5

Q1

DQ

CPCD

2

Q0

http://onsemi.com

2

Share Link: