EBD11UD8ABFB データシートの表示（PDF） - Elpida Memory, Inc
部品番号
コンポーネント説明
メーカー
EBD11UD8ABFB Datasheet PDF : 19 Pages
| |||
EBD11UD8ABFB
Block Diagram
/CS0
RS
DQS0
8 RS
DQ0 to DQ7
RS
DQS1
8 RS
DQ8 to DQ15
RS
DQS2
8 RS
DQ16 to DQ23
RS
DQS3
8 RS
DQ24 to DQ31
RS
DQS4
8 RS
DQ32 to DQ39
RS
DQS5
8 RS
DQ40 to DQ47
RS
DQS6
8 RS
DQ48 to DQ55
RS
DQS7
8 RS
DQ56 to DQ63
DQS /CS DM
DQ U1
DQS /CS DM
DQ U11
DQS /CS DM
DQ U3
DQS /CS DM
DQ U13
DQS /CS DM
DQ U14
DQS /CS DM
DQ U6
DQS /CS DM
DQ U16
DQS /CS DM
DQ U8
DQS /CS DM
DQ U10
DQS /CS DM
DQ U2
DQS /CS DM
DQ U12
DQS /CS DM
DQ U4
DQS /CS DM
DQ U5
DQS /CS DM
DQ U15
DQS /CS DM
DQ U7
DQS /CS DM
DQ U17
/CS1
RS
DM0/DQS9
RS
DM1/DQS10
RS
DM2/DQS11
RS
DM3/DQS12
RS
DM4/DQS13
RS
DM5/DQS14
RS
DM6/DQS15
RS
DM7/DQS16
* U1 to U8, U10 to U17: 512M bits DDR SDRAM
U20: 2k bits EEPROM
RS: 22Ω
A0 to A12
BA0, BA1
VDD, VDDQ
VREF
VSS
VDDID
open
Clock wiring
U1 to U8, U10 to U17
U1 to U8, U10 to U17
U1 to U8, U10 to U17
/RAS
/CAS
/WE
CKE0
CKE1
Clock input DDR SDRAMS
CK0, /CK0 4DRAM loads
SCL
CK1, /CK1 6DRAM loads
CK2, /CK2 6DRAM loads
Note: Wire per Clock loading table/Wiring diagrams.
3.3Ω
3.3Ω
3.3Ω
3.3Ω
3.3Ω
A0 to A12 (U1 to U8, U10 to U17)
BA0, BA1 (U1 to U8, U10 to U17)
/RAS (U1 to U8, U10 to U17)
/CAS (U1 to U8, U10 to U17)
/WE (U1 to U8, U10 to U17)
CKE (U1, U3, U6, U8, U11, U13, U14, U16)
CKE (U2, U4, U5, U7, U10, U12, U15, U17)
Serial PD
SCL
SDA
SDA
U20
A0 A1 A2
SA0 SA1 SA2
Notes:
1. The SDA pull-up resistor is required due to
the open-drain/open-collector output.
2. The SCL pull-up resistor is recommended
because of the normal SCL line inacitve
"high" state.
Preliminary Data Sheet E0296E20 (Ver. 2.0)
8
Share Link: 