M470T6554CZ3-CLD5 データシートの表示（PDF） - Samsung

部品番号

コンポーネント説明

メーカー

M470T6554CZ3-CLD5

DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC

Samsung 

256MB, 512MB, 1GB Unbuffered SODIMMs

DDR2 SDRAM

Functional Block Diagram: 1GB, 128Mx64 Module(Populated as 2 ranks of x8 DDR2 SDRAMs)

M470T2953CZ3/M470T2953CZ0

CKE1

ODT1

S1

CKE0

ODT0

S0

10Ω + 5%

DQS0

DQS0

DM0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS0 O C

DK

TE

00

D0

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS1 O C

DK

TE

11

D8

DQS4

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS0 O C

DK

TE

00

D4

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS1 O C

DK

TE

11

D12

DQS1

DQS1

DM1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQS CS0 O C

DQS

DK

DM

TE

I/O 8

00

I/O 9 D1

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS CS1 O C

DQS

DK

DM

TE

I/O 8

11

I/O 9 D9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS5

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS CS0 O C

DQS

DK

DM

TE

I/O 8

00

I/O 9 D5

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS CS1 O C

DQS

DK

DM

TE

I/O 8

11

I/O 9 D13

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS2

DQS2

DM2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS0 O C

DK

TE

00

D2

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS1 O C

DK

TE

11

D10

DQS6

DQS6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS0 O C

DK

TE

00

D6

DQS

DQS

DM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS1 O C

DK

TE

11

D14

DQS3

DQS3

DM3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DQS CS0 O C

DQS

DK

DM

TE

I/O 8

00

I/O 9 D3

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS CS1 O C

DQS

DK

DM

TE

I/O 8

11

I/O 9 D11

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS7

DQS7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DQS CS0 O C

DQS

DK

DM

TE

I/O 8

00

I/O 9 D7

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS CS1 O C

DQS

DK

DM

TE

I/O 8

11

I/O 9 D15

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

BA0 - BA1

A0 - A13

RAS

CAS

WE

10Ω + 5%

DDR2 SDRAMs D0 - D15

DDR2 SDRAMs D0 - D15

DDR2 SDRAMs D0 - D15

DDR2 SDRAMs D0 - D15

DDR2 SDRAMs D0 - D15

SCL

SCL

SA0

A0 SPD

SA1

A1

A2

WP

VDDSPD

VREF

VDD

VSS

Serial PD

DDR2 SDRAMs D0 - D15

DDR2 SDRAMs D0 - D15, VDD and VDDQ

DDR2 SDRAMs D0 - D15, SPD

* Clock Wiring

Clock Input DDR2 SDRAMs

SDA

*CK0/CK0 8 DDR2 SDRAMs

*CK1/CK1 8 DDR2 SDRAMs

* Wire per Clock Loading

Table/Wiring Diagrams

Notes :

1. DQ,DM, DQS/DQS resistors : 22 Ohms ± 5%.

2. BAx, Ax, RAS, CAS, WE resistors : 3.0 Ohms ± 5%.

Rev. 1.2 Aug. 2005

Share Link: