M470T6554BZ0-LD5/CC データシートの表示（PDF） - Samsung

部品番号

コンポーネント説明

メーカー

M470T6554BZ0-LD5/CC

200pin Unbuffered SODIMM based on 512Mb B-die 64bit Non-ECC

Samsung 

256MB, 512MB, 1GB Unbuffered SODIMMs

DDR2 SDRAM

Functional Block Diagram: 512MB, 64Mx64 Module(Populated as 2 rank of x16 DDR2 SDRAMs)

M470T6554BG(Z)3/M470T6554BG(Z)0

ODT1

ODT0

CKE1

CKE0

S1

S0

3Ω + 5%

DQS0

DQS0

DM0

DQS1

DQS1

DM1

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D0

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D4

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS4

DQS4

DM4

DQS5

DQS5

DM5

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D2

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D6

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS2

DQS2

DM2

DQS3

DQS3

DM3

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D5

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS6

DQS6

DM6

DQS7

DQS7

DM7

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D3

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS CS C O

LDQS

KD

LDM

ET

I/O 0

I/O 1 D7

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

UDQS

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

BA0 - BA1

A0 - A13

RAS

CAS

WE

3Ω + 5%

DDR2 SDRAMs D0 - D7

DDR2 SDRAMs D0 - D7

DDR2 SDRAMs D0 - D7

DDR2 SDRAMs D0 - D7

DDR2 SDRAMs D0 - D7

SCL

SCL

SA0

A0 SPD

SA1

A1

A2

WP

VDDSPD

VREF

VDD

VSS

Serial PD

DDR2 SDRAMs D0 - D7

DDR2 SDRAMs D0 - D7, VDD and VDDQ

DDR2 SDRAMs D0 - D7, SPD

SDA

* Clock Wiring

Clock Input DDR2 SDRAMs

*CK0/CK0 4 DDR2 SDRAMs

*CK1/CK1 4 DDR2 SDRAMs

* Wire per Clock Loading

Table/Wiring Diagrams

Notes :

1. DQ,DM, DQS/DQS resistors : 22 Ohms ± 5%.

2. BAx, Ax, RAS, CAS, WE resistors : 3.0 Ohms ± 5%.

Rev. 1.5 Aug. 2005

Share Link: