NB100LVEP221MNR2G(2015) データシートの表示（PDF） - ON Semiconductor

部品番号

コンポーネント説明

メーカー

NB100LVEP221MNR2G
(Rev.:2015)

2.5V/3.3V 2:1:20 Differential HSTL/ECL/PECL Clock Driver

ON Semiconductor 

VCC0 1

VCC 2

CLKSEL 3

CLK0 4

CLK0 5

VBB 6

CLK1 7

CLK1 8

VEE 9

Q19 10

Q19 11

Q18 12

Q18 13

NB100LVEP221

NB100LVEP221

Exposed Pad (EP)

39 Q6

38 Q6

37 Q7

36 Q7

35 Q8

34 Q8

33 Q9

32 Q9

31 Q10

30 Q10

29 Q11

28 Q11

27 VCC0

Figure 2. 52−Lead QFN Pinout (Top View)

Table 1. PIN DESCRIPTION

PIN

CLK0*, CLK0**

CLK1*, CLK1**

FUNCTION

ECL/PECL Differential Inputs

ECL/PECL or HSTL Differential Inputs

Q0:19, Q0:19 ECL/PECL Differential Outputs

CLK_SEL*

VBB

ECL/PECL Active Clock Select Input

Reference Voltage Output

VCC/VCCO

Positive Supply

VEE***

Negative Supply

* Pins will default LOW when left open.

** Pins will default HIGH when left open.

*** The thermally conductive exposed pad on the bottom of the

package is electrically connected to VEE internally.

Table 2. FUNCTION TABLE

CLK_SEL

L

H

Active Input

CLK0, CLK0

CLK1, CLK1

CLK0

CLK0

CLK1

CLK1

CLK_SEL

0

1

VBB

VCC

VEE

Figure 3. Logic Diagram

20

Q0 − Q19

Q0 − Q19

20

www.onsemi.com

3

Share Link: