XC2267-XXF66L データシートの表示（PDF） - Infineon Technologies
部品番号
コンポーネント説明
メーカー
XC2267-XXF66L
Infineon Technologies
XC2267-XXF66L Datasheet PDF : 647 Pages
| |||
XC2000 Derivatives
System Units (Vol. 1 of 2)
Preliminary
Table Of Contents
3.9.2
3.9.3
3.9.4
3.9.5
3.9.6
3.9.7
3.9.8
3.9.9
3.10
3.10.1
3.10.2
3.10.3
3.10.4
3.11
3.11.1
3.11.2
3.11.3
3.12
3.12.1
4
4.1
4.2
4.2.1
4.2.2
4.2.3
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.4
4.5
4.5.1
4.5.2
4.6
4.7
4.7.1
4.7.2
4.7.3
4.7.4
4.7.5
4.8
Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-20 [1]
Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22 [1]
Details of Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . 3-25 [1]
Data Integrity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35 [1]
Protection Handling Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-38 [1]
Protection Handling Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-45 [1]
EEPROM Emulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-47 [1]
Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-49 [1]
On-Chip Program Memory Control . . . . . . . . . . . . . . . . . . . . . . . . . . 3-50 [1]
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-50 [1]
Register Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-52 [1]
Startup, Shutdown . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-67 [1]
Error Reporting Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-69 [1]
Data Retention Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-70 [1]
Stand-By RAM Accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-71 [1]
Stand-By RAM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-72 [1]
Marker Memory (MKMEM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-76 [1]
Memory Parity Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-77 [1]
Parity Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-78 [1]
Central Processing Unit (CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1 [1]
Components of the CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4 [1]
Instruction Fetch and Program Flow Control . . . . . . . . . . . . . . . . . . . . 4-5 [1]
Branch Detection and Branch Prediction Rules . . . . . . . . . . . . . . . . 4-7 [1]
Correctly Predicted Instruction Flow . . . . . . . . . . . . . . . . . . . . . . . . 4-7 [1]
Incorrectly Predicted Instruction Flow . . . . . . . . . . . . . . . . . . . . . . . 4-9 [1]
Instruction Processing Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-11 [1]
Pipeline Conflicts Using General Purpose Registers . . . . . . . . . . . 4-13 [1]
Pipeline Conflicts Using Indirect Addressing Modes . . . . . . . . . . . 4-15 [1]
Pipeline Conflicts Due to Memory Bandwidth . . . . . . . . . . . . . . . . 4-17 [1]
Pipeline Conflicts Caused by CPU-SFR Updates . . . . . . . . . . . . . 4-20 [1]
CPU Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-26 [1]
Use of General Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 4-29 [1]
GPR Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-31 [1]
Context Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-33 [1]
Code Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-37 [1]
Data Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-39 [1]
Short Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-39 [1]
Long Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-41 [1]
Indirect Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-44 [1]
DSP Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-46 [1]
The System Stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-52 [1]
Standard Data Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-56 [1]
User’s Manual
L-4
V1.0, 2007-06
Share Link: